近年来,随着科技和工业的快速发展,绝对值编码器在其通信技术方面也在逐步地优化与完善,其中SSI协议的输出方式在绝对值编码器领域中应用比较广泛。详细阐述了SSI协议的通信方式,设计出硬件电路,并采用Verilog语言实现了SSI通信协议。通过测试实验,证明了该应用系统抗干扰性强、性能可靠、通信速度快,具有潜在的市场价值。
SSI绝对值编码器的工作原理是先将位移变成具有周期性的电信号,然后把这个信号转换成计数脉冲,通过这样的转变,位移就可以通过脉冲输出的多少来测量。编码器主要依靠计数来记忆其位置,但是在突然断电时,如果编码器稍微移动,那么再来电时,记忆的零点就会偏移,造成不准确和记忆损失。需要增加参考点,也就是Z相,用参考位置来处理这些问题。但是此类型编码器每次操作都要先找参考点,抗干扰能力比较差,零点累计时也有误差。如果选用绝对值编码器这些问题都可以得到解决。
绝对值编码器主要是把需要测量的位置信息传输给主控制系统,然后通过主控制系统来发出控制信号。以前的绝对值编码器大多采用并行输出,在位数不多的情况下可以适用,一旦位数越来越多,则并行输出就不适用了,因为总是出现数据不准确、错误等。比如在传输过程中,只要有一根数据线出现问题,就会影响到传输的数据,从而影响到绝对值编码器的正常工作。所以根据实际情况,SSI协议的输出方式比较适合。它用串行输出来替代并行输出,通过采用差分的方式来提高数据在传输过程中的可靠性,抗干扰明显增强,同时为了通信双方能够准确地发送和接收数据,故采用同一个波特率。
SSI绝对值编码器有两种方法可以实现SSI协议,一种方法是用单片机模拟SSI通信,另外一种是用CPLD来实现SSI通信。用单片机模拟的关键技术主要包括两个方面:同步时钟信号的准确获取和数据起始位的准确判断。很明显,这需要输入端口和输出端口,另外还需要一个定时器来实现单稳态触发器。在输入端口捕获时钟的上升脉冲,遇到时钟的一个下降脉冲时定时器开始工作。数据传输结束时定时器需要复位重新开始计数。